|
|
|
|
| LEADER |
00000nam a2200000 a 4500 |
| 003 |
AR-LpUFIB |
| 005 |
20250311170444.0 |
| 008 |
230201s1995 mx a r 000 0 spa d |
| 020 |
|
|
|a 0070484392
|
| 024 |
8 |
|
|a DIF-M7549
|b 7769
|z DIF006844
|
| 040 |
|
|
|a AR-LpUFIB
|b spa
|c AR-LpUFIB
|
| 100 |
1 |
|
|a Palmer, James E.
|
| 245 |
1 |
0 |
|a Introducción a los sistemas digitales
|
| 250 |
|
|
|a 1a ed.
|
| 260 |
|
|
|a Naucalpan de Juárez :
|b McGraw Hill/Interamericana,
|c 1995
|
| 300 |
|
|
|a xii, 463 p. :
|b il.
|
| 500 |
|
|
|a Incluye índice
|
| 505 |
0 |
|
|a Capítulo 1 NÚMEROS Y EL SISTEMA BINARIO -- 1.1 Introducción -- 1.2 Sistemas numéricos -- 1.3 Conversión entre bases -- 1.4 Aritmética binaria básica -- 1.5 Códigos -- 1.6 Detección y corrección de errores -- Capítulo 2 DISEÑO DE CIRCUITOS LÓGICOS COMBINACIONALES I -- 2.1 Lógica combinacional -- 2.2 Tablas de verdad -- 2.3 Ecuaciones booleanas y funciones lógicas básicas -- 2.4 La relación entre el álgebra booleana y las tablas básicas -- 2.5 Diagramas lógicos -- Capítulo 3 DISEÑO DE CIRCUITOS LÓGICOS COMBINACIONALES II: MANIPULACIÓN -- 3.1 Introducción -- 3.2 Bases del álgebra booleanas -- 3.3 Implicaciones del hardware -- 3.4 Mapas K básicos -- 3.5 Aplicaciones adicionales de los mapas K -- Capítulo 4 HARDWARE Y LA CONVENCIÓN DE LA LÓGICA MIXTA -- 4.1 Introducción -- 4.2 Hardware de las computadoras -- 4.3 Lógica mixta como una herramienta de diseño -- 4.4 La lógica mixta como una convención descriptiva -- 4.5 Uso de la lógica mixta en la localización de fallas -- Capítulo 5 ELEMENTOS MSI Y LSI -- 5.1 Introducción -- 5.2 Multiplexores -- 5.3 Decodificadores y demultiplexores -- 5.4 La memoria sólo para lectura (ROM) -- Capítulo 6 DIAGRAMAS DE TIEMPO -- 6.1 Introducción -- 6.2 Diagramas de microtemporización -- 6.3 Razón de fallas -- 6.4 Diagramas de macrotemporización -- 6.5 Simulaciones en el tiempo -- 6.6 Realimentación en circuitos combinacionales -- Capítulo 7 EL FLIP-FLOP -- 7.1 Introducción -- 7.2 El latch básico -- 7.3 El interruptor sin rebote (chatterfree) -- 7.4 El flip-flop RS temporizado (con reloj) -- 7.5 El flip-flop JK -- 7.6 El flip-flop JK con preset y clear -- 7.7 Propagación de las señales en el flip-flop -- 7.8 Otros tipos de flip-flop -- 7.9 Disparo y temporización de flip-flop -- 7.10 Metaestabilidad -- Capítulo 8 COMBINACIONES DE FLIP-FLOP -- 8.1 Registros -- 8.2 Conversión paralelo-serie -- 8.3 Contadores de propagación -- 8.4 Multiplicadores de tasa -- 8.5 Memoria de acceso aleatorio (RAM) -- Capítulo 9 APLICACIÓN DE DISPOSITIVOS ESPECÍFICOS -- 9.1 Introducción -- 9.2 Tecnologías de propagación -- 9.3 PROMS y EPROMS -- 9.4 Arreglos lógicos programables (PAL) -- 9.5 Arreglos lógicos programados (PLA) -- 9.6 Arreglos de compuertas -- 9.7 Arreglos de compuertas programables -- 9.8 Diseño completamente a medida -- Capítulo 10 DISEÑO DE MÁQUINAS E ESTADO SENCILLAS -- 10.1 Introducción -- 10.2 Diseño tradicional de máquinas de estado con flip-flops D -- 10.3 Diseño con flip-flop JK -- 10.4 Diseño mediante dispositivos lógicos programables -- 10.5 La carta ASM -- 10.6 Diseño a partir de una carta ASM: Implantación booleana para el mínimo número de flip-flop -- 10.7 Diseño a partir de una carta ASM : Implantación de un controlador de un flip-flop por estado -- 10.8 Diseño a partir de una carta ASM : Entrada de una tabla de estados a un dispositivo lógico programable -- 10.9 Retardo del reloj en máquinas de estado -- 10.10 Inicialización y bloqueo en máquinas de estado -- Capítulo 11 FUNCIONES PROGRAMABLES ELECTRONICAMENTE -- 11.1 Introducción -- 11.2 Componentes básicos -- 11.3 Arreglos de compuertas programables -- 11.4 Unidades lógico aritméticas -- 11.5 Registros programables
|
| 650 |
|
4 |
|a HARDWARE
|
| 650 |
|
4 |
|a CIRCUITOS ELECTRÓNICOS
|
| 653 |
|
|
|a sistema binario
|
| 700 |
1 |
|
|a Perlman, David E.
|
| 942 |
|
|
|c BK
|
| 952 |
|
|
|0 0
|1 0
|4 0
|6 B0_PAL
|7 0
|9 81998
|a DIF
|b DIF
|d 2025-03-11
|i DIF-04742
|l 0
|o B.0 PAL
|p DIF-04742
|r 2025-03-11 17:04:44
|w 2025-03-11
|y BK
|
| 999 |
|
|
|c 56620
|d 56620
|
