|
|
|
|
| LEADER |
00000Cam#a22000003a#4500 |
| 001 |
INGC-MON-13305 |
| 003 |
AR-LpUFI |
| 005 |
20221019004600.0 |
| 008 |
060510s2004 ||| fr||||| |0 0|spa d |
| 080 |
|
|
|a TF ELO 598
|
| 100 |
0 |
|
|a Bozich, Eduardo Carlos.
|9 294363
|
| 245 |
0 |
0 |
|a Introducción a los Dispositivos FPGA. Análisis y ejemplos de diseño /
|c Bozich, Eduardo Carlos.
|
| 260 |
|
|
|a La Plata :
|b Departamento de Electrotecnia. Cátedra de Trabajo Final,
|c 2004.
|
| 300 |
|
|
|a 293 p. :
|b figuras
|
| 500 |
|
|
|a Realizado en CIOP (Centro de Investigaciones Opticas)
|
| 520 |
2 |
|
|a Lógica programable - MAX+plus II - Medidor de frecuencia y período y adquisidor autónomo de datos en lenguaje AHDL (Altera Hardware Description Language) - Implementación - Anexos.
|
| 591 |
|
|
|a Trabajo Final de Ingeniería Electrónica
|b 598
|
| 650 |
1 |
4 |
|a FPGA
|9 279344
|
| 650 |
1 |
4 |
|a LOGICA PROGRAMABLE
|9 283219
|
| 700 |
0 |
|
|a Noriega, Sergio B.,
|e dir.
|9 278078
|
| 929 |
|
|
|a 41352 DON Pereda
|
| 942 |
|
|
|c PRO
|6 _
|
| 959 |
|
|
|a MON
|
| 960 |
|
|
|a 15785
|
| 970 |
|
|
|a Registro convertido en forma automatizada
|
| 990 |
|
|
|a GBY
|
| 999 |
|
|
|c 13303
|d 13303
|
| 040 |
|
|
|a AR-LpUFI
|c AR-LpUFI
|
